Cerebras präsentiert das CS-4: Leistungssteigerungen durch Optimierung bestehender Technologien

Das auf Wafer-Scale-Technologie spezialisierte Unternehmen Cerebras hat mit dem CS-4 ein neues KI-Inferenzsystem vorgestellt, das laut Herstellerangaben die Leistung des Vorgängermodells CS-3 verdoppelt. Die bemerkenswerte Entwicklung dabei ist, dass diese Leistungssteigerung ohne den Einsatz einer neuen Chip-Generation erzielt wird, sondern durch eine Optimierung des bestehenden 5nm Wafer Scale Engine 3 (WSE-3).

Innovation durch Optimierung: Der CS-4 im Detail

Der Cerebras CS-4 wird als Rack-Scale-Produkt konzipiert, was bedeutet, dass ein vollständiger Serverschrank als eine Einheit in Rechenzentren integriert wird. Dieser umfasst Recheneinheiten, Stromversorgung und Kühlung. Die zentrale Komponente, der WSE-3 Chip, bleibt dabei technisch identisch mit seinem Vorgänger, was die Transistorzahl, Kernanzahl, SRAM-Größe und den Fertigungsprozess betrifft. Die Leistungsverdopplung wird primär durch zwei wesentliche Faktoren erreicht:

• Erhöhte Taktrate: Durch eine verbesserte Stromversorgung und effizientere Kühltechnologien konnte Cerebras die Taktrate des WSE-3 Chips signifikant steigern. Dies resultiert in einer höheren Rechenleistung pro Wafer.
• Erhöhte Dichte pro Rack: Im CS-4-System werden nun drei WSE-3-Wafer in einem einzigen Rack untergebracht, im Vergleich zu zwei Wafern im CS-3. Dies führt zu einer konsolidierten Leistungsdichte und trägt zur Gesamtleistungssteigerung bei.

Diese Kombination ermöglicht es dem CS-4, bis zu 4.400 Tokens pro Sekunde pro Benutzer zu liefern. Cerebras hebt hervor, dass dies bis zu 30-mal schneller sein soll als vergleichbare Setups mit Nvidia GPUs.

Architektur und Designanpassungen

Ein Schlüsselelement des CS-4 ist das neu entwickelte, modulare "Backpack"-Design. Dieses soll die Montage des Systems vereinfachen und beschleunigen. Das Rack ist in eine vordere Hälfte für die Stromversorgung und eine hintere Hälfte für die Recheneinheiten unterteilt, wobei die Wafer-Scale-Engines in modularen, steckbaren "Backpacks" untergebracht sind. Jedes dieser Backpacks beherbergt einen Wafer Scale Engine und ermöglicht eine vertikale Anordnung der Wafer. Die Kühl- und Stromversorgungsinfrastruktur wurde ebenfalls überarbeitet, um die höhere Leistungsaufnahme zu bewältigen, wobei die Kühlung des Wafers von der Rückseite erfolgt.

Die Speicherkapazität pro Wafer bleibt bei 44 GB SRAM. Dies ist eine architektonische Gegebenheit des WSE-3, da die SRAM-Kapazität direkt durch die Anzahl der SRAM-Bit-Zellen auf dem Wafer bestimmt wird. Eine Verbesserung in diesem Bereich würde eine neue Silizium-Generation erfordern.

Netzwerkverbesserungen und Disaggregation

Neben den Leistungssteigerungen auf Chipebene wurden auch die Netzwerkfähigkeiten des CS-4 optimiert. Die Off-Wafer-I/O-Bandbreite wurde auf 2,4 Tb/s verdoppelt. Eine neue Wafer-I/O-Schnittstelle, die auf einer FPGA-Karte basiert, wandelt die proprietäre I/O von Cerebras in Standard-Ethernet um. Diese Module sind vor Ort aufrüstbar, was zukünftige Anpassungen an neue Netzwerkstandards ohne umfassende Neugestaltung des Chassis ermöglicht.

Die Latenz innerhalb des Netzwerks wurde ebenfalls reduziert. Durch eine neue Pipeline für die Paketverarbeitung konnte die Latenz im Zwei-Schichten-Fat-Tree-Netzwerk von 5 Mikrosekunden (CS-3) auf 3 Mikrosekunden gesenkt werden. Darüber hinaus sind nun direkte Wafer-zu-Wafer-Verbindungen möglich, die die Latenz auf bis zu 2 Mikrosekunden reduzieren.

Cerebras positioniert das CS-4 als System, das von Grund auf für offene, heterogene und disaggregierte Inferenzarchitekturen konzipiert wurde. Dies beinhaltet die Zusammenarbeit mit Partnern wie AMD und AWS Trainium, wobei Cerebras-Systeme als Dekodierungs-Chips fungieren. Disaggregation bedeutet hier, dass Aufgaben wie Prefill und Decode auf unterschiedliche Hardware verteilt werden können, um die Effizienz zu maximieren. Das System unterstützt sowohl die traditionelle Prefill-Decode-Disaggregation (PDD) als auch die Attention-Feedforward-Disaggregation (AFD).

Auswirkungen und Ausblick

Die Einführung des CS-4 zeigt, dass signifikante Leistungssteigerungen in der KI-Hardware nicht zwingend eine komplett neue Chip-Generation erfordern müssen. Durch intelligente Systemintegration, thermisches Management und optimierte Stromversorgung kann die Lebensdauer und Leistungsfähigkeit bestehender Halbleiterarchitekturen erheblich erweitert werden. Für B2B-Kunden, insbesondere in datenintensiven Bereichen wie der Entwicklung und dem Betrieb großer Sprachmodelle, bietet das CS-4 potenziell eine attraktive Lösung zur Beschleunigung von Inferenzprozessen bei verbesserter Energieeffizienz pro Watt im Vergleich zum Vorgängermodell.

Cerebras verfolgt eine Roadmap, die eine jährliche Leistungssteigerung um das Doppelte vorsieht, mit dem Ziel, bis 2027 eine 20-fache Durchsatzverbesserung zu erreichen. Die Entwicklung des "Nexus"-Rack-Plattformdesigns deutet darauf hin, dass die aktuelle Rack-Architektur auch für zukünftige Chip-Generationen weitergenutzt werden könnte, was die Entwicklungszyklen optimieren und die Markteinführung neuer Systeme beschleunigen dürfte.

Herausforderungen und Abwägungen

Obwohl die Leistungssteigerungen beeindruckend sind, bleiben Aspekte wie die Speicherkapazität pro Wafer eine Limitierung. Die 44 GB SRAM pro Wafer können bei sehr großen Modellen oder langen Kontextfenstern eine Herausforderung darstellen, da der Bedarf an Speicherkapazität für den KV-Cache mit der Anzahl der gleichzeitigen Benutzer und der Größe der Anfragen steigt. Cerebras begegnet dem durch den Fokus auf Pipeline-Parallelität bei der Inferenz und die Möglichkeit der disaggregierten Architekturen, um die WSEs mit HBM-basierten Systemen zu koppeln.

Die Kosten-Nutzen-Analyse für Kunden ist ebenfalls ein wichtiger Faktor. Obwohl die verbesserte Leistung pro Wafer attraktiv ist, müssen die Gesamtbetriebskosten (TCO) und die Investitionsausgaben (CAPEX) berücksichtigt werden. Cerebras betont, dass das CS-4 trotz höherer Leistungsaufnahme pro Rack (ca. 125-135 kW TDP) durch die Reduzierung von Komponenten und eine einfachere Montage ähnliche Materialkosten (BOM) pro Wafer wie das CS-3 aufweisen soll.

Fazit

Das Cerebras CS-4 repräsentiert einen konsequenten Schritt in der Evolution der KI-Inferenzsysteme. Es demonstriert, wie durch gezielte Systemoptimierungen und architektonische Innovationen erhebliche Leistungssteigerungen erzielt werden können, selbst wenn die zugrunde liegende Chip-Technologie unverändert bleibt. Für Unternehmen, die an der vordersten Front der KI-Entwicklung und -Anwendung stehen, bietet das CS-4 eine leistungsstarke Option, um die Anforderungen an schnelle und effiziente Inferenz zu erfüllen.

Bibliography: - BitsMinds (2026, 19. August). Cerebras CS-4 Doubles Speed on the Same 5nm Chip. BitsMinds. - Cerebras (2026, 19. August). Introducing Cerebras CS-4: The Fastest AI Gets Faster. Cerebras Blog. - Cerebras Investors (2026, 19. August). Cerebras Unveils CS-4: Up to 30 Times Faster than GPU-based Solutions. - Constantin, A. M. (2026, 18. August). Cerebras launches the CS-4, its first multi-wafer system, though the chip inside is not new. The Next Web. - Cardon, S. (2026, 19. August). Cerebras CS-4: 750 PFLOPS from an overclocked wafer. PacketNebula. - Morgan, T. P. (2026, 19. August). Cerebras Overclocks WSE-3 Waferscale Engine To Boost Inference Oomph In “Nexus” CS-4. The Next Platform. - Rutherford, M. (2026, 19. August). Cerebras CS-4 Extracts Record Decode Speed Without New Silicon Generation. TechTimes. - Schreiner, M. (2026, 24. August). Cerebras unveils CS-4 with double the performance on the same chip. The Decoder. - Xie, M., Shan, B., & Chu, W. (2026, 19. August). Cerebras’s Next Generation CS-4: Fast Just Got Faster. SemiAnalysis Newsletter.